Aptix představuje System-on-Chip Explorer

PRAHA 9.března (PROTEXT/ots) - Společnost Aptix představilasvůj nový System-on-Chip Explorer (TM) Pro-V, což je kompletnířešení pro navrhování prototypů a emulaci rozsáhlýchintegrovaných obvodů IC a ASIC na čipech.

SoC je vytvořen pro systémové, hardwarové a softwarovéinženýry, kteří potřebují emulaci více než miliónu regulačníchobvodů (gates) zákaznické logiky. System-on-Chip Explorer Pro-Vposkytuje až 1,2 miliónu logických obvodů a 1Mbit vnořené blokovépaměti RAM, což umožňuje návrhářským týmům rychle konfigurovatprototypy pro ověřování jejich návrhů systémů na čipu. Protožekapacitní výkon je založen na skutečných logických obvodech apaměti pro typické návrhy, je rychlost systému ekvivalentní semulačními systémy sálových počítačů s počtem dvou miliónů"emulačních" logických obvodů plus tří miliónů obvodů blokovépaměti, čili celkem pěti miliónů celkových emulačních obvodů.

Nový systém zahrnuje: Aptix System Explorer (TM) MP4, osmmodulů na vytváření prototypů s Xilinx (R) Virtex (TM) 1000 FPGA,nedávno představený program pro hierarchické dělení paměti AptixLogic AggreGATEr (TM), Aptix Prototype Verification Services (TM)jak se zařízením Verilog (R), tak kosimulační rozhraní ModelSim(R) (smíšený Verilog/VHDL), dále pět licencí pro místní asměrovací nástroje Xilinx M1, školení přímo na místě a servis prozahájení provozu JumpStart (TM) Services. Kombinace velkého počtudostupných "reálných" regulačních obvodů společně se souboremzařízení systému poskytuje zákazníkům poskytuje výraznou úsporudoby potřebné k uvedení na trh a také nákladů. Další konzultace aslužby týkající se návrhů jsou dostupné u společnosti Aptix azahrnují vývoj zákaznického modulu až po kompletní službymapování cesty od návrhu k prototypu.

"Naše systémy využívají nejnovější technologie FPGA. Novévelká zařízení FPGA pro počítání regulačních obvodů od firmyXilinx dávají našim systémům velkou výhodu pro celou škáluaplikací, včetně vysoce rychlých sítí, multimédií a zpracovánídat," uvedl Ralph Zak, viceprezident marketingového odděleníAptixu. "Předtím byly tyto trhy doménou systémů pro emulaciintegrovaných obvodů na sálových počítačích. Avšak vysoká úroveňvýkonu, rychlé snadné mapování složitých návrhů v systému, apodstatně nižší cena činí z našeho nového řešení velmi atraktivníalternativu pro tyto trhy.!

Technické funkce systému

Stejně jako u všech produktů Aptix Explorer je nový System-on-Chip Explorer Pro-V je kompletně uživatelsky konfigurovatelný.Uživatel může umístit moduly pro testování prototypů kamkoli dosystému a kombinovat moduly FGPA s jinými komponenty, včetněbloků IP. K dispozici jsou zákaznické konfigurace využívajícídruhého systému System Explorer MP4 a přídavné moduly protestování prototypu založené na Virtexu, které umožňují navrhovataž 2 milióny "reálných" logických obvodů a 2 Mbit blokové paměti,což je ekvivalent 10 miliónů emulačních obvodů.

System-on-Chip Explorer Pro-V je založen na patentovanýchtechnologiích Aptixu pod názvy FPIC(R) (Field ProgrammableInterconnect Component) a FPCB(R) (Field Programmable CircuitBoard), což společnosti umožňuje pracovat s revoluční metodikouna základě bloků. Integrované obvody a systémy jsou emuloványspolu s fyzickými komponenty, které nejlépe reprezentují bloky vnávrhu - zákaznická logika v FPGAS, a IP třetí strany buď v FPGA,křemíkových jádrech nebo křemíkových obvodových polích s rychlouzměnou směru.

Obvody navrhované na System-on-Chip Explorer Pro-V běžněpracují při rychlostech pět až 20 MHz, což umožňuje ověření mnohavnořených aplikací téměř v reálném čase. Rychlosti I/O a sběrnicemohou být 50 MHz i vyšší. Za těchto operačních rychlostí se stávárealitou souběžná verifikace softwaru a hardwaru. Laděníhardwarových sekcí návrhů se provádí pomocí logických analyzátorůmetodou "off-the-shelf". Odlaďování softwaru se provádí zapoužití schopnosti emulace v rámci obvodů.

Výchozí metodika

Metodika společnosti Aptix pro navrhování prototypů nablokovém základě poskytuje mechanismus mapování a ověřováníjednotlivých bloků návrhů nezávisle a souběžně s procesem tvorbynávrhů. Protože není nutno čekat, až bude hotový celý návrh RTL,"čistá" doba tvorby prototypu je pouze několik málo dnů, kteréjsou zapotřebí k zmapování a ověření posledního navrhovanéhobloku RTL.

Návrhy jsou konfigurovány pomocí softwaru Logic AggreGATEr(TM) pro hierarchické mapování návrhových souborů Verilog, EDIFnebo XNF do prvků prototypu. (Viz oznámení nového produktu z2.listopadu 1998). Odlaďování návrhů je jednoduché, protožeproces mapování je interaktivně řízen uživatelem a sledujepřirozenou hierarchii návrhu. Tím se stává z vyhledávání problémůnávrhu ke zdroji intuitivním procesem. Prototype VerificationServices (PVS), služby pro ověřování prototypů, vytvářejíprostředí pro souběžnou simulaci a vektorové odlaďování za účelemověření mapování návrhu v každém modulu a regresní testování, zapoužití týchž zkušebních nástrojů, které se používají přisimulaci v návrhu RTL. Program Explorer (TM) Software provádílokalizaci komponentů a směrování propojení do hardwaru SystemExplorer a také automaticky vytváří a programuje logickéanalyzátory pro odladění návrhu.

Cena a dostupnost

Soubor System-on-Chip Explorer Pro-V je k dostání v sériovýchmnožstvích v prvním čtvrtletí roku 1999. Cena za kompletní systémse bude v různých regionech světa mírně lišit v závislosti nanákladech na podporu, distribuci a na provozních nákladech. Cenybudou přibližně 400.000 USD za kompletní systémy včetně údržby vprvním roce provozu. Ceny za repliky hardwaru budou zhruba 50procent ceny za kompletní systém. Tato kompletní konfigurace je kdostání na platformách Sun okamžitě. Nekompletní konfigurace bezsouběžné simulace jsou dostupné na platformách HP.

Kromě větší kapacity FPGA od Xilinxu očekává Aptix i podobnýtechnologický skok od firmy Altera. Podle nového sdělení pro tiskspolečnosti Altera bude nabízen srovnatelný, velkokapacitnísystém "system-on-chip" pro navrhování prototypů s použitímtechnologie Altery. Kapacitu systému je možné snadno zvýšitpomocí nových modulů FPGA, jakmile budou dostupné nové většíkomponenty.

Aptix Corporation poskytuje řešení pro vytváření prototypůkompletních systémů a návrhů system-on-chip, které obsahujímikroprocesory, DSP, paměti a zařízení ASIC až po rozhraní I/O vreálném čase. Produkty společnosti System Explorer, které jsouzaloženy na patentované technologii ověřování prototypů systémů,nabízejí pružnou otevřenou architekturu, která umožňujenávrhářským týmům snadno odlaďovat dohromady hardware a software.

Společnost je v soukromých rukou a má sídlo na adrese 2880North First Street, San Jose, California, 95134. Telefon 408-429-6200, fax 408-944-0646. Stránka na weebu: http://www.aptix.com

POZNÁMKA: Aptix, logo Aptix, FPIC a FPCB jsou registrovanéochranné známky společnosti Aptix Corp. System-on-Chip-Explorer,System Explorer, Explorer, Logic AggreGATEr, PrototypeVerification Services, JumpStart jsou obchodní známky společnostiAptix Corporation. Všechny ostatní registrované ochranné známky aobchodní známky jsou vlastnictvím příslušných majitelů.

ots Original Text Service: Aptix Corporation

Internet: http://www.newsaktuell.de

Kontakt:

Linda Lavin, Aptix Corp., (USA) 408-428-6297, nebo MarionKenefick, Public Relations Counsel pro Aptix Corp., (USA) 408-354-1183

Webová stránka: http://www.aptix.com

Upozorňujeme odběratele, že materiály označené značkouPROTEXT nejsou součástí zpravodajského servisu ČTK a nelze jepublikovat pod její značkou. Jde o komerční sdělení zadavatele,který je ve zprávě označen a který za něj nese plnou odpovědnost.

PROTEXT